PicoRV32のプログラムをSDRAM上で動かす（TangNano20K)

FPGA Tang Nano

はじめに課題フラッシュからITCMへ命令実行を遷移する方法の解析 _vsloader のアドレスの特定リセット解除後、最初に実行される関数は？リンカはどうやってアドレスを決めているか？ ITCM実行部分をSDRAM領域へ差し替えを行う(ソフト面) スタックポイン…

2023-12-10

FPGA Sipeed Tang Nano 20KでIP Gowin_PicoRV32を動かす

FPGA Tang Nano

FPGA Sipeed Tang Nano 20KでIP Gowin_PicoRV32を動かす FPGA Sipeed Tang Nano 20KでIP Gowin_PicoRV32を動かすはじめに PicoRV32のインスタンス方法リファレンスデザインの実装 picorv32_demo.vの修正内容 picorv32.cstの修正内容 PicoRV32のインスタン…

#FPGA #TangNano #TangNano20k

2023-10-28

FPGA Sipeed Tang Nano 20KでSDRAMを動かす

FPGA Tang Nano

FPGA Sipeed Tang Nano 20KでSDRAMを動かす FPGA Sipeed Tang Nano 20KでSDRAMを動かすはじめに設計方針改造内容バースト転送対応とPrechargeコマンドの投入について Logical side interface仕様複数の要求元(最大3)に対応ブロック図 cmd i/f 端子一覧…

#FPGA #TangNano

2023-07-29

FPGA Sipeed Tang Nano 9Kでフォトビューワーになりそこなったものを作りました

FPGA Tang Nano

FPGA Sipeed Tang Nano 9Kでbmp画像を表示させるフォートビューワ FPGA Sipeed Tang Nano 9Kでbmp画像を表示させるはじめにフォトビューワー(のようなもの）の要件 HDMI表示の流れハード構成図（SDカード→PSRAM) PSRAM書き込み側制御回路ハード構成図（…

2023-06-19

FPGA Sipeed Tang Nano 9KでDualPortメモリの作成方法

FPGA Tang Nano

FPGA Sipeed Tang Nano 9KでDualPortメモリの作成方法 FPGA Sipeed Tang Nano 9KでDualPortメモリの作成方法 BSRAMとは BSRAMの推論が上手くいかないRTL記述 BSRAMを直置きするとSIMが出来ない RTLから合成でBSRAMが推論されない理由が判明結論。DualPortメ…

2023-03-20

FPGA Sipeed Tang Nano 9Kを使ってPSRAMへアクセス

FPGA Tang Nano

リーズナブルFPGAシリーズのTang Nano 9Kを使ってPSRAMへアクセスしました TERM表示リーズナブルFPGAシリーズのTang Nano 9Kを使ってPSRAMへアクセスしました 1. PSRAMについて 2. コントローラの実装について PSRAMメモリーインターフェースIPの選択チャ…

2023-02-19

FPGA Sipeed Tang Nano 9Kを使ってSDカードアクセス（その2。ソフト設計編）

FPGA Tang Nano

リーズナブルFPGAシリーズのTang Nano 9Kを使ってTFカードスロットにアクセスしました（その2。ソフト設計編）今回はソフト設計編になります。 SDカードへのアクセスメニューを追加したpicotiny リーズナブルFPGAシリーズのTang Nano 9Kを使ってTFカードス…

2023-02-19

FPGA Sipeed Tang Nano 9Kを使ってSDカードアクセス（その１。下調べとハード設計編）

FPGA Tang Nano

リーズナブルFPGAシリーズのTang Nano 9Kを使ってTFカードスロットにアクセスしました（その１。下調べとハード設計編） picotinyへSDカードアクセスメニューを追加した

2022-08-24

FPGA Sipeed Tang Nano 9Kを使ってHDMI表示(720p)

FPGA Tang Nano

リーズナブルFPGAシリーズのTang Nano 9Kを使ってHDMI表示させましたまだ、wikiではTangNano 9KではHDMI表示サンプルがなかったのでTangNano 4K版を参考に作成しました。 wikiはこちら wiki.sipeed.com

2022-05-05

Xilinx FPGA ILAを利用した簡易ロジックアナライザ―の製作(333MHz)　その2

FPGA

前回の記事でbit streamの作成まで終わりました。今回はその続きで、実際に信号をキャプチャするところまで記事にします。前回の記事はこちら spend-carefree.hatenablog.com bit streamの書き込み ILAの操作(信号を取り込みます) PYNQがロジアナになりまし…

2022-05-05

Xilinx FPGA ILAを利用した簡易ロジックアナライザ―の製作(333MHz)(bit stream作成まで)

FPGA

背景実現方法ロジアナ化するための必要な要素ロジアナの仕様決め RTLの作成クロック生成モジュールメインモジュール合成制約ファイル .xdcの準備以下に今回作成したxdcファイル"logic_analyzer.xdc"を示します。 Vivadoでの合成作業終わりに...(記事…

2021-07-18

高位合成ブロックを手書きのRTLから制御する

FPGA

目次高位合成について高位合成ブロックのインターフェースについて高位合成ブロックのインターフェースのSIM 高位合成ブロックのインターフェースの改善構造体全体ブロック図 HLSブロックとRTLの結線最後に高位合成について xilinx社のVitis HLSではC…

2020-10-29

PYNQしてみる。動きました！

FPGA

目次 PYNQ-Z1ボードなのでpythonからPL部を動作させたい AXIバス幅を64bitへ改造する Pythonから動かしてみる ILAでAXI信号を観測する考察 PYNQ-Z1ボードなのでpythonからPL部を動作させたい pythonからPL部のロジックを動かす事が目的ですが、ただ動かすだ…

2020-10-26

PYNQしてみる。そして動かず

FPGA

目次 PYNQ-Z1ボードなのでpythonからPL部を動作させたい DMAを作成する vivadoでの作業 Vitisでの作業 pythonから呼び出し ILAを使ってAXI信号をモニタしてみる PYNQ-Z1ボードなのでpythonからPL部を動作させたい pythonからPL部のロジックを動かす事が目的…

2020-05-28

FPGAでOPMを鳴らしてみた(実機編)

FPGA

目次 FPGAでOPMを鳴らしてみた(実機編) レシピクロック決め DAC選定 68K→YM2151バスブリッジ回路(クロック乗り換え必要) 68K→AXIバスブリッジ回路(クロック乗り換え必要) CLK生成モジュール(68Kコアクロックとjt51用クロック生成) DAC駆動用jt51出力→I2S変…