目次 PYNQ-Z1ボードなのでpythonからPL部を動作させたい AXIバス幅を64bitへ改造する Pythonから動かしてみる ILAでAXI信号を観測する 考察 PYNQ-Z1ボードなのでpythonからPL部を動作させたい pythonからPL部のロジックを動かす事が目的ですが、ただ動かすだ…

目次 PYNQ-Z1ボードなのでpythonからPL部を動作させたい DMAを作成する vivadoでの作業 Vitisでの作業 pythonから呼び出し ILAを使ってAXI信号をモニタしてみる PYNQ-Z1ボードなのでpythonからPL部を動作させたい pythonからPL部のロジックを動かす事が目的…

目次 FPGAでOPMを鳴らしてみた(実機編) レシピ クロック決め DAC選定 68K→YM2151バスブリッジ回路(クロック乗り換え必要) 68K→AXIバスブリッジ回路(クロック乗り換え必要) CLK生成モジュール(68Kコアクロックとjt51用クロック生成) DAC駆動用jt51出力→I2S変…

目次 FPGAでOPMを鳴らしてみた OPMドライバと制御用CPUの調達 論理シミュレーションの方針 68Kコアのバスインターフェース JT51のバスインターフェース 割込みコントローラ 68K→YM2151バスブリッジ回路 RAMモデル 68KコアへのDTACKX入力 テストドライバ 動作…

目次 Xilinxの開発環境を学習する vivado環境を整える ボードファイルのインストール チュートリアル 書籍に従い学習 HDMI出力の利用 学習終了 出来るようになった事のまとめ 今後行いたい事 参考書 Xilinxの開発環境を学習する Xilinxの開発環境に初めて触…

目次 FPGAを買いました ブート（動作確認） network接続 端末接続 その他の設定 タイムゾーンの修正 チュートリアルやってみる FPGAを買いました PYNQ-Z1 というボードを購入しました。 これはCortex-A9x2とFPGAが統合されたZynq-7020というSoCが実装されて…

目次 X68KにFDDエミュレータのFDX68及びFDD-SWAPPER FDS+を繋ぐ FDX68の基板を作成する X68Kにつないで動作チェック FDS+の運用で気が付いた事 4driveになることが問題です 強制2drive化 ケーブルの作成と本体への収納 動作チェック X68KにFDDエミュレータの…